您现在的位置: 主页 > 曾夫人论坛数据分析 >  正文
使用Cadence绘制PCB流程
发布日期:2020-02-20 05:23   来源:未知   阅读:

  之前使用过cadence画过几块板子,一直没有做过整理。每次画图遇到问题时,都查阅操作方法。现在整理一下cadence使用经历,将遇到问题写出来,避免重复犯错。

  在Allegro系统中,建立一个零件(Symbol)之前,必须先建立零件的管脚(Pin)。元件封装大体上分两种,表贴和直插。针对不同的封装,需要制作不同的Padstack。首先介绍Pad焊盘的结构,详见下图:

  起一个绝缘的作用,使焊盘和该层铜之间形成一个电气隔离,同时在电路板中证明一下焊盘所占的电气空间。

  4. SOLDERMASK:阻焊层,作用:为了避免相邻铜箔导线短路和减缓铜箔氧化,在PCB板覆盖绿油解决问题。如果将绿油覆盖待焊盘上,则焊盘无法焊接。所以提出阻焊层概念,即在覆盖绿油位置 为焊盘开个窗口,使绿油不覆盖窗口(该窗口的大小必须大于焊盘尺寸)。可以理解成去阻焊层(即使用模具上绿油时,将焊盘位置遮挡,其他位置上绿油)

  5. PASTEMASK:胶贴或钢网。应用:是机器贴片时要用的,是对应所有贴片元件的焊盘的,大小与toplayer/bottomlayer层一样,是用来开钢网漏锡用(即上焊锡膏)的。

  6. FILMMASK:预留层,用于添加用户需要添加的相应信息,根据需要使用。

  后缀名“.fsm”的文件:Flash焊盘文件,应用电路板的内层的电源和GND作为负片。

  目前焊盘制作方法由allegro的Pad_Designer或第三方软件FPM (Allegro封装生成器0.08的功能)生成焊盘。下面两种方式介绍焊盘制作,以c155h50m165通孔焊盘为例说明。

  Blind/Buried:盲孔和埋孔,分别指顶层和底层都看不到的内部孔,和只有顶层或底层能看到而另一层是不可见的孔。他们也是用于制作Via。

  注:在candence 16.6版本中,不可以手动设置。Type类型根据你设计的Pad定义(即Layers中设置)。如果是贯穿就会显示through,表面型就是single。

  5)Drill/Slot symbol:钻孔符号,在PCB制作时会显示出来,可以用来标识不同的钻孔。这里就是选择一下形状和大小尺寸。

  配置焊盘在各层的形状和尺寸。对于表面贴元件,一般勾选SingleLayer Mode,只配置单层信息。

  Ø DEFAULT INTERNAL :定义焊盘在PCB板中处于顶层和底层之间的各层(可能是电源层、地层、信号层)。

  2、热风焊盘与正规焊盘的外径关系:热风焊盘的外径=正规焊盘外径 + 0.5mm;热风焊盘的内径= 正规焊盘外径;

  还有一种理解:开口宽度=DRILL SIZE × Sin30° ,同时开口宽度,则要根据圆周率计算一下,保证连接处的宽度不小于10mil(0.254mm),例如过孔径0.9mm,则开口宽度= 0.9mm x 0.5 =0.45mm

  3、隔离焊盘与正规焊盘的外径关系:隔离焊盘的外径=正规焊盘外径 + 0.5mm

  3、阻焊层外径与正规焊盘的外径关系:阻焊层外径 =正规焊盘外径 + 0.1mm

  注:过孔焊盘 应用零件封装中机械定位孔(不需要电气连接),例如c0h300表示焊盘0mm,过孔3.00mm

  例如:v75h40 表示焊盘外径0.75mm,过孔径0.4mm,阻焊层0mm(即使用阻焊油堵孔)

  PCB板子尺寸、层叠结构、布线区域。绘制板子outline外框、Rout keepout禁止布线区、定位孔并标注尺寸。

  第二步:设置工作区尺寸,设置如下图(注意:建议使用公制Millimeter)

  1)根据需要绘制外框设置 网格间距。例如PCB外框是120x200,则网格设置 X= 120 Y=200

  4)外框倒角方式有两种:1、45度倒角(Chamfer选项)2、圆弧倒角(Fillet选项)

  ● 1.在右侧控制板中Radius修改成;2.表示倒角圆弧半径约为2mm

  注:如使用Add rectangle,则不支持上述倒角操作。Add Line支持上述倒角操作。

  4)打开Placement List选项卡,选择 Mechanical Symbols下拉边框选择 定位孔,然后点击Hide放置定位孔。具体详见下图。

  为了避免焊接或安装过程中伤及板上的走线,所以电路板的走线与板边有一定距离(建议:3mm)。设置Route Keep out禁止布线区和 Package keepout,

  在设计多层PCB电路板之前,设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容(EMC)的要求来确定所采用的电路板结构,也就是决定采用4层,6层,还是更多层数的电路板。确定层数之后,再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素,也是抑制电磁干扰的一个重要手段。本节将介绍多层PCB板层叠结构的相关内容。

  1)利用内电层的大铜膜来为信号层提供屏蔽。同时高速信号可以走中间信号层 ,通过相邻两个内电层的铜膜可以为高速信号传输提供电磁屏蔽,同时也能有效地将高速信号的辐射限制在两个内电层之间,不对外造成干扰。

  2)多个接地的内电层可以有效地降低接地阻抗。例如,A信号层和B信号层采用各自单独的地平面,可以有效地降低共模干扰。

  (Negative)负片:正好相反,看到的就是没有的,看不到的就是有的。

  一般情况下,设计人员都会选择方案1作为4层板的结构。选择的原因并非方案2不可被采用,而是一般的PCB板都只在顶层放置元器件,所以采用方案1较为妥当。但是当在顶层和底层都需要放置元器件,而且内部电源层和地层之间的介质厚度较大,耦合不佳时,就需要考虑哪一层布置的信号线而言,底层的信号线较少,可以采用大面积的铜膜来与POWER层耦合;反之,如果元器件主要布置在底层,则应该选用方案2来制板。

  如果采用如图11-1所示的层叠结构,那么电源层和地线层本身就已经耦合,考虑对称性的要求,一般采用方案1。

  3)设置层类型,总共有Conductor 信号层、Dielectric 电介质层、Plane地层和电源层。

  在导入路径中选择 原理图中生成netlist后,单击“ Import Cadence”导入网表。根据导入提供信息,判断导入是否成功。

  当约束设置完成后,PCB工具会自动根据定义的约束对设计进行检查,不合符约束的地方会用DRC Markers 标记出来。

  在PCB 设计中,设计规则主要包括:Electrical时序规则、物理规则、间距规则、相同网络名间距规则、properrties性能规则共4个部分。下面重点介绍以下3个规则设置。

  进入约束管理器,单击 Spacing,再点击AllLayers,如下图所示。右边有一个DEFAULT 就是默认规则,我们可以修改其值。也支持定义特殊间距约束,点选Default按鼠标右键,执行Create-Spacing CSet。

  4)shape to shape:这个间距需要考虑两个shape之间电压差。电压差低于24V,不低于0.5mm即可。具体《距离及相关安全要求》

  2、对net设置间距约束一般间距使用默认DEFAULT。对间距有特殊要求,建立新的间距规则,然后对其net分配该规则。详见下面电源间距约束设置。

  6、 Neck Gap :差分对Neck模式下的线间距(边到边间距),用于差分对走线在布线密集区域时切换到Neck值。7、 Neck Width:差分对Neck模式下的线宽,用于差分对走线在布线密集区域时切换到Neck值。

  10、Uncoupled length:该约束限制了差分对的一对网络之间的 不匹配长度。

  高速布线中等长设置是经常使用的约束规则,在Allegro中等长设置使用相对延时约束规则。在实际使用过程遇到:同一个Net(直接连接的)和 不同Net(XNet)情况。参考:Allegro_xnet_setup.pdf和于博士《Cadence入门手册》等。在这之前首先介绍一下一个新个概念Xnet,见下图:

  我们把连续的几段由被动元件(如电阻,电容或电感)连接的net合称为一段Xnet.。Allegro中有两个常用的走线长度设置

  ,PROPAGATION_DELAY, RELATIVE_ PROPAGATION_DELAY 都只能针对同一Net设置。

  现在要求U1 到U2 的走线Net*A + Net*B等长, 误差为+/-20Mil,最简单的方式就是分别设置Net*A等长和Net*B等长,误差各为+/-10Mil, 这样是可以达到要求,不过会加大Layout工程师绕线的难度,因为可能Net*A部分空间比较大有足够的绕线空间,而Net*B部分没有空间绕线,所以就比较难达到要求.如果一种设置能把Net*A与Net*B相加,然后再做等长比对,这样就可以解决问题了,好的就是Allegro都早为这些问题考虑过了,只要把Net*A与Net*B设置为一个Xnet问题就解决一半了.

  LCD接口数据线:7]、LCD_B[0:7]、CN_LCD_VS、CN_LCD_HS、CN_LCD_PCLK、CN_LCD_DE等长。

  第二步:创建match group。将所有设置等长的网络创建好的管脚对后,选中管脚对,右键选择create-match group。

  1)使能等长线)设置等长基准线和+/-误差。下面以设置CN_LCD_DE为基准线mm

  1、Scope选择Global。Scope:可以选择Local和global。Local意为仅比较同一Net或XNet内的管脚对,Global意为比较同一Match Group内的所有管脚对。一般选择Global即可。

  2、Pin delay:大多是在pin之间的延时不一致时,需要做一个补偿,那就需要设置pin delay,指的是IC包装内部的长度。需要在菜单Analyze - Analysis Modes填入-Options.勾Analyze选PinDelay开启此功能。打开后,在计算线长时就会包括这段线长。另外pin delay下的Z Axis Delay指的是计算线长时是否考虑Via的长度,设置好了叠层参数后就会加上via的长度。

  3、 Delta:tolerance:这项控制了match group内的线长差。单位有三种:ns,mil,%;单位%指以目标线的N%为公差。对已经走好的线,以最长值为目标线)Delta指的是基准线比目标线长还是短,长则写入+delta值,短则写入-delta值,和目标线,计算公差时的基准线便是目标线长加上delta值的结果。一般等长设置中,Delta为0。

  2)Tolerance值为于基准线的误差,是+/-误差。如果写50mil其实为+50/-50mil误差,实际为100mil的误差。一般设置等长时Delta为0,有特殊需要时可以考虑设置delta值。

  6)点击原理图元件,此时元件的封装出现在 Allegro PCB Editor工作区。

  1)line lock下拉列表框:选择走线改变方向时,所用的转角型和角度。

  ● off:走线度斜线度斜线)Miter下拉l列表框“:当line lock选择45时,用于设置 转角处小斜角的尺寸。3)Line width:显示当前线宽,可以输入修改。

  4)Bobble下拉列表框:选择操作,走线遇到障碍(过孔和焊盘)时,其中包括以下四项:

  ● off:关闭Bobble方式,该方式走线完成忽略障碍物的存在,直接从障碍物穿过,必然导致DRC错误。

  ● Hug only:遇到障碍物时采取抱紧障碍物的方式, 与障碍物的间距采用Spacing规则中设置的间距值。

  ● Hug preferred:优先选择抱紧,如果没有空间走线,则采用推挤方式。

  ● Shove Preferred:优先选择推挤,如果无法推挤,则采用抱紧方式。

  钻孔文件包括PCB板上通孔类引脚和过孔的坐标值,供数控机床使用。生成钻孔文件的操作步骤如下

  注:其他底片内容参考paste-top设置方法 设置,全部设置好了进入下一步。

  4) 输出光绘文件前,先按照下图 9.1.1和图9.1.2设置参数。全部设置完,选择“ Creat Artwork”命令,生成光绘文件。

  第一步:导入需要查看的gerber文件,按照如下操作,选择gerber文件路劲,自动导入。

  注意:导入CAM350时单位需 生成gerber文件单位一致。例如:上面生成gerber的单位是公制,则导入CAM350也必须是公制,不然显示异常。

  声明:该文观点仅代表作者本人,搜狐号系信息发布平台,搜狐仅提供信息存储空间服务。

  EDA365电子论坛版主们主要来自华为、中兴、思科、Intel等世界500强公司,工程师必逛